[演讲稿]高速系统的频率合成和时钟产生

LilianHong 員工 在 2013-5-29 建立的文件最後由LilianHong 員工在2013-5-30修改
版本 4顯示文件
  • 以全螢幕模式檢視

频率合成和时钟产生现已成为高速数据采集和RF设计中的关键因素。研讨会将讨论频率合成器的主要类型——锁相环(PLL)和直接数字频率合成器(DDS)——以及每一种类型所适合的应用。还将详细讨论频率合成器设计的各个方面。时钟分配和转换等其他应用也会涉及,并说明欠佳时钟导致的一些问题。研讨会将给出一些欠佳时钟设计的例子,以及正确设计可得到的结果。

 

《高速系统的频率合成和时钟产生》演讲稿及相关资料下载

結果