AD9524时钟芯片配置问题,没有时钟输出

6燎原9 在 2015-4-7 建立的文件
版本 1顯示文件
  • 以全螢幕模式檢視

我现在可以用FPGA的SPI核通过Nios II程序配置AD9524的寄存器,也可以正确回读,我是如图这样配置的,我最终想在第二和第四路输出两个200MHzLVDS时钟信号来供给AD9613做采样时钟。

两路均没有信号输出。

捕获2.PNG

我配置之前测VCXOctrl引脚是3.3VVCXO可以正常输出100MHzLVDS信号,但我配置后ctrl3.3V就消失了,取而代之的是下图的波形:

其中黄色的是VCXO的输出,绿色的是VCXO的ctrl引脚的输入。

1151593427.jpg

回读0x22C寄存器得到的是e4,PLL1跟PLL2都没有锁定。

我设计的电路是参考评估板的设计,如下图:

捕获.PNG

请问是硬件设计问题,还是我寄存器配置有误?谢谢

附件

    結果