已回答假定已回答

还是关于AD7685的使用问题,昨天发的帖子有误。

zhouyu621@126.com 在 2015-3-24 詢問的問題
最後回覆由StevenX於2015-3-29提供

经过仔细检查,昨天发的帖子有误,现将情况重新描述。还是按照技术文档第20页的CS模式4线无忙指示设计电路,使用过程中发现有两个问题,已经截图放在附件。图片中黄色波形是CNV,绿色波形是SDI1,蓝色波形是SDI2,红色波形是SDO。文件名为“SDI1高阻保持”的图片展示的是在SDI1为低电平有效时SDO保持了一段时间的高阻状态,造成数据高位丢失的情况;文件名为“转换时间没有回到高阻保持了高电平”的图片展示的是在SDI1和SDI2均为高电平的转换时间段内,SDO没有回到高阻状态,一直保持高电平,且在SDI1低电平有效时也保持了一段时间的高电平,造成数据错误的情况。以上两种情况是从示波器捕获到的长串数据中截取的两段,在整个长串数据中这两种情况都是交替出现的,从来没有出现过正常的情况,只有SDI2为低电平有效时SDO上的数据是一直正常的。设计中SCLK使用了12.8M的时钟,CNV的频率为200K,即一个200K的采样周期内共有64位数据。CNV的上升沿距离SDI1的下降沿为1.25微秒,我查了一下技术资料该芯片的转换时间是0.5微秒到2.2微秒,这个范围是跟SCLK的快慢有关吗?会不会是还没有转换完就读出数据这个问题呢?感觉好像不是那么简单,求高人指点,多谢!

結果