已回答假定已回答

AD9517-3 PLL无法锁定

kerb 在 2015-3-24 詢問的問題
最後回覆由yiming.zhao@analog.com於2015-3-29提供

您好,我们想得到120MHz的时钟信号,请问为什么ad9517-3不能够锁定,参数设置如下:

R = 1    A=0x04    B=0x16

Prescaler P,use DM mode (Divide-by-8 (8/9 mode))

VCO divider = 3

Channel Divider=0x21(分频系数为5)


参考时钟为10MHz,PFD为10MHz,使用内部VCO

请问是什么原因?


多谢!

結果