已回答假定已回答

关于AD9915的输入时钟问题!

link.kang 在 2015-4-2 詢問的問題
最後回覆由yiming.zhao@analog.com於2015-4-7提供

本人想使用AD9915设计一个150MHz~1000MHz的信号源,希望相位噪声和杂散指标比较好,相位噪声-100dBc/Hz@100Hz offset,-120dBc/Hz@10KHz offset。

按照AD9915的datasheet描述,做到该指标,相对比较轻松。但是却遇到几个问题:

第一:按照datasheet描述,想要达到较好的相位噪声,必须关闭AD9915的PLL,使用一个外部的2.5GHz的REF CLK,请问一下怎么实现这个外部的2.5GHz的REF CLK?按照Demo的电路图,REF CLK是通过数据缓存器ADCLK925提供,但是有什么IC可以为数据缓冲器ADCLK925提供2.5GHz的时钟呢?

第二:REF CLK的相噪如果不够好的话,AD9915输出的相位噪声会好吗?REF CLK的相位噪声要达到什么指标,AD9915的输出信号的相位噪声能达到-100dBc/Hz@100Hz offset,-120dBc/Hz@10KHz offset?

第三:查找了一下资料,发现有两种方式可以提供AD9915的REF CLK时钟,一种是VCO,一种是ADI  AD95xx系列的时钟发生器,不知道那种方式提供REF CLK会更好?

結果