已回答假定已回答

请教:FPGA时钟

BIG-animal 在 2015-4-28 詢問的問題
最後回覆由hpkamen於2015-5-2提供

1.FPGA管脚是否具有电平判决功能将输入的模拟时钟信号判决为数字时钟信号?

2.单载波输入,LVDS或者LVPECL差分输出方波时钟信号,应该选择什么器件?

結果