已回答假定已回答

AD9446ECL电平时钟接口电路

peterhit 在 2015-4-30 詢問的問題
最後回覆由hpkamen於2015-5-4提供

FPGA产生LVDS时钟信号 => 经MC100LVEL16D(On Semiconductor)转为ECL电平 => AD9446时钟接口。下图为原理图设计。Circuits of MC100LVEL16-LVDS.PNG

但是这么转换之后,还不如直接将FPGA输出LVDS时钟信号直接接到AD9446的时钟管脚的效果好。AD9446数据手册上有关于ECL时钟输入的应用电路(如下图-Page26),但并未给出VT电压值、连接VT的电阻阻值以及ENCODE是否就是CLK引脚,不知有无进一步更细致的介绍?谢谢。cdengezmanagerwangmigooozooADI_Eva

ECL.PNG

結果