已回答假定已回答

AD9361输出问题

jiangbo 在 2015-5-11 詢問的問題
最後回覆由Charles.Guo於2015-5-19提供

最近调试AD9361开发板,用FPGA自己编写代码,寄存器配置参考论坛中官方给出的配置信息。目前发现本振基本锁定,ENSM状态为也FDD模式,但是在射频输出端只能看到-55dB左右的本振信号(基带未加激励),请问这样正常吗?未加激励信号能否从射频输出端看到本振信号?

結果