已回答假定已回答

怎样理解AD9822的驱动时序?

linlin 在 2015-7-7 詢問的問題
最後回覆由linlin於2015-7-16提供

从手册上大概了解AD9822的驱动时序要求,除了基本的要求以外,我总结有以下几点,不知道是不是正确的?

   a、CDSCLK1、CDSCLK2下降沿采样信号;

   b、CDSCLK1下降沿、CDSCLK2上升沿在ADCCLK为低的状态

   c、CDSCKL1上升沿在ADCCLK下降沿后面

以这些要求设计了驱动电路,设计的时序图如下:【1通道CDS模式、数据为D8-C0-0-0-0-0-0-0

时序图2.png

但是得到的数据似乎与输入模拟信号无关,是幅度在12700-12900之间的杂散信号,请问可能是哪里出问题了?

断开CCD信号输入,通过调整OFFSET控制数据,能得到与OFFSET数据相应预期的采集结果,因此可以排除数字采样电路的问题。

谢谢各位了!

結果