已回答假定已回答

AD9361 配置Rsamp CLK =60MHz而实际测试只有30MHz?

truy203@163.com 在 2015-8-7 詢問的問題
最後回覆由truy203@163.com於2015-11-27提供

你好,请问下,我用AD936X Digital Filter Wizard生成配置文件,配置的是2R2T,DDR,TDD,Dual Port模式,Rsamp CLK=60MHz,为什么实际把DATA_CLK通过FPGA直接输出来用示波器看只有30MHz?

結果