已回答假定已回答

请教:减小AD9518_1的jitter改进方法

No.6 在 2015-8-12 詢問的問題
最後回覆由adi_susan於2015-8-18提供

 

目前我们的应用是: 由REF1 REF2做为参考源,内部VCO锁相后产生时钟,其中out0-out3156.25Mout4-ou5均为25M

 

由于现在有丢包问题,怀疑跟时钟抖动有关系,我们想做如下的改进:

 

REF1 REF2被屏蔽掉,由内部VCO直接生成输出时钟,即out0-out3156.25Mout4-ou5均为25M

 

请问这样改进芯片是否支持?jitter会不会有所降低?如果可以的话,请给出寄存器配置.

 

結果