Emma

基于EMC的ESD防护设计

Emma 在 2015-8-31 建立的討論區
最後回覆由cedar於2015-11-24提供

静电问题是一直困扰电子产品的问题,静电放电导致电子产品故障,失效是公认的事实。EMC测试中静电测试是许多产品难以通过的项目之一。静电放电可以通过传导和辐射两种方式对电子元件产生干扰,最终影响系统工作。电子产品的ESD防护设计必须被广泛重视!

 

静电放电主要是能量集中放电,比如人体的电容放电,放电时间在200pS到10nS,放电过程能产生高频电磁波,放电能量可以直接导致电路损坏或者数据紊乱。Mountain View Silicon 的系列解码IC属于1级静电放电敏感元器件,抗静电能力为2KV.

 

我们来分析一下静电损坏IC的路径

 

1.当IC遭遇静电放电时,放电回路的电阻通常非常小,接近为零,造成比较大的瞬间尖峰电流流过IC管脚,引起局部发热或熔化硅管,以及Die内部金属连接被烧断,钝化层被破坏。

 

2.静电放电引起CMOS器件闩锁,高压激活CMOS器件内部类似可控硅的结构,例如常见的VCC到GND导通形成大电流烧毁。

 

 

偶尔静电能量较低,ESD仅仅导致PN结损伤,降低了器件的可靠性,给电路留下隐患。

 

静电放电有3个条件,即:一定能量的静电荷,一定的距离,放电导体。所以针对ESD问题通常我们采取隔离和加保护电路的措施,下面结合一些实例讲解实用措施:

 

1.隔离,切断传输路径。

经验认为,每千伏的静电电压击穿距离在1mm左右,因此PCB器件,走线离开易放电的边缘8-10mm就可以抵抗8KV左右的静电电压,最关键的ESD敏感器件一定要布局在板子中央。下图是我07年开发的一款数字综合吉他效果器,音色醇美,一次性通过CE认证。

 

 

2.IC关键管脚加保护器件。

有时我们会发现ESD敏感器件的某个管脚容易被静电击穿,通常的做法是在靠近此器件相应管脚处安装TVS管。

 

退而求其次,如果受成本限制,可以考虑用合适的稳压二极管替代TVS管,同样是利用二极管的雪崩效应和钳位特性,保护相应的ESD敏感管脚.曾经在一个TI的工业控制DSP方案上有应用,效果还不错。

 

3.IC的GPIO口串联衰减电阻。

通常情况GPIO串联合适的小电阻是为了衰减高速信号上的高频能量,减少高频辐射,这点在EMC设计上应用非常普遍。当GPIO遭遇静电放电时,线路上串联的电阻也能衰减放电电流,对GPIO起一定保护作用。通常衰减电阻的值在1K以内,电阻值的大小选择以不影响高速信号正常传输为基础。

 

4.合理的接口防护。

系统板级设计中板子上均有信号进出的接口,例如:排线,USB接口,音视频接口。接口位置通常也是静电导入的路径,需要做合适的防护处理,常规做法是排座处添加TVS阵列,高速电路选择TVS器件注意该器件的寄生电容,USB2.0接口保护器件寄生电容必须小于5pF。

 

若受成本控制影响,退而求其次,引用常规EMC接口设计措施,在排座信号线上并联500pF以下小电容到GND,提高ESD免疫能力.

 

5.敏感信号的处理。

对于类似RESET的关键信号,遭遇静电干扰时会引起系统复位或死机,走线时注意加地线屏蔽,电路也应该做适当处理。

 

信号线路上有选择的添加一些合适的电容或串联合适的电阻,有助于提高ESD免疫能力,但应注意阻容器件值的大小。

 

 

 

6.电源滤波。

实验证明,静电放电引起的干扰脉冲是按指数规律衰减的调制正弦波,含有丰富的高频分量,因此应对电源进线用滤波器滤波,大规模集成电路的电源管脚应对地添加104去耦电容和106充放电电容。下图电源电路比较典型:

 

VAR1可以抵御电源浪涌,D1提升了电源对后级浪涌的吸收能力。

 

7.正确的接地措施。

为了避免ESD电流流经系统,设备的金属外壳最好与系统地仅仅单点连接。PCB的信号回路应该尽可能小,减小天线效应。PCB上一个低阻抗的地平面对于信号的回流,屏蔽都有比较好的效果。

 

8.软件ESD保护。

程序上应该考虑ESD的保护措施,当系统出现故障时,程序能检测到,并且能使系统适度的恢复到一个稳定状态。

 

另外,对于Mountain View Silicon 解码IC的主要应用方向—>汽车电子产品要严格设计电源电路。汽车电源总线很不干净,尽管标称电压是12V,但是在正常工作状态下电压可能为8~16V。此外,汽车电池电流非常大,任意一个大功率电子设备的启动或突然停止,电源上都可能会感应出很高的电压尖峰。对于汽车电子产品,电源电路的设计对于产品可靠性非常重要。

結果