已回答假定已回答

AD9910 PLL 输出杂散问题

姜尧山 在 2015-11-4 詢問的問題
最後回覆由yiming.zhao@analog.com於2015-11-25提供

实现功能:AD9910DRG模式,产生30+5MHz的扫频信号,脉冲宽度16us;

输入信号:40MHz,0dBm(信号源)

AD9910配置:开启PLL(25倍),DRG,OSK;

寄存器配置:Data_CFR1=32'h0080_4200,Data_CFR3=32'h050F_4132,Data_CFR2=32'h0048_0820,Data_ASF=32'h0000_FFFC;

Data_DRL=64'h08F5_C28F_0666_6666,Data_DRS=64'h0000_A7C6_0000_A7C6,Data_DRR=32'h0004_0004;

问题1:我在使用时候发现,当我先开信号源再开电源时候,AD9910不工作,但是先开AD9910电源,再开信号源RF开关,AD9910工作正常(是否是因为40MHz信号功率太大,AD9910使用PLL时候,外部输入时钟功率最好是多少?);

问题2:打开AD9910电源开关(AD9910已配置成扫频脉冲)不开启信号源RF,此时发现AD9910仍有扫频脉冲信号输出,且幅度很大,但频率不对;

问题3:我是用外部脉冲控制IO_UPDATE引脚,使用示波器观察AD9910输出信号时候,发现扫频脉冲信号的前沿抖动很严重。

 

请ADI工程师尽快帮忙(设备现场解决问题),谢谢!

結果