已回答假定已回答

HMC833整数倍鉴相频率杂散

chenshipu 在 2016-4-12 詢問的問題
最後回覆由zsb於2017-1-23提供

我的系统采用的是DDS+PLL/VCO的方式去产生一个宽带信号源,其中DDS用的是AD9912(为HMC833提供参考频率),锁相环使用的是HMC833。配置的时候只使用了HMC833的整数分频模式,即N为整数,则鉴相频率PFD=fvco/N,算出鉴相频率后AD9912再输出这个频率送至HMC的参考输入脚,鉴相频率范围为68MHz~72MHz,环路带宽为手册上推荐的90KHz,当输出频率变化小于70MHz的时候,只改变AD9912的输出,HMC833寄存器不改变。

 

现在遇到的问题如下:

 

1.在低频段(1.5GHz内)有一大片鉴相频率整数倍的杂散信号存在,杂散信号与主信号间的差距大概在65dBc左右。

 

2.倍频程内(3-6GHz),主信号两边的整数倍鉴相频泄露恶化的比较厉害,最差大概在-50dBc。

 

2.部分连续频点,HMC833的寄存器配置一样,但是输出的鉴相频率杂散差距有15db(比如在2629MHz上鉴相频率杂散为77dBc,2930MHz鉴相频率杂散恶化为60dBc,两个频点的HMC833寄存器配置是一样的,唯一不同的是AD9912供给HMC833的参考有所不同,2629MHz鉴相频率约为71.054MHz,2630MHz鉴相频率约为71.081MHz)

 

求解答:

 

1.我在数据手册上看到,HMC833的整数倍鉴相频率泄露可以抑制在100dBc左右,但是我的最差只做到的50dBc;数据手册有提到,整数倍鉴相频率杂散抑制的值跟布局布线有关系,我的板子用的是复合多层板,层分布为:信号(器件)->地->电源+环路滤波馈线 ->地,而且环路滤波馈线走线方向跟参考输入输出方向垂直;

 

2.整数倍鉴相频率泄露是否跟HMC833的寄存器设置有关?如果有关,跟哪个寄存器设置相关?

 

 

真心求解答,十分感谢!

結果