已回答假定已回答

ADF4360-7延时问题

xiaobai3413 在 2016-6-6 詢問的問題
最後回覆由Benz於2016-6-16提供

我现在对ADF4360-7输入10MHz的信号,让其产生1.25GHz信号,并对产生的1.25GHz信号进行延时方案如下:

利用FPGA对输入的10MHz信号控制延时,从而达到对1.25G输出信号的延时

但是我看了一个analog公司一个关于PLL的英文文档如下图,它是ADF4360-7中的一部分,U3的输出需要经过一个DELAY延时电路,如果采用第二种方案会不会影响延时控制,使得信号延时失去意义,由于个人水平有限不确定U3 DELAY,IN,+IN-会不会对延时产生影响,我不知道控制10M输入信号,可不可以对输出的1.25G信号延时,希望可以得到你的帮组谢谢!!!

viewfile.jpg

結果