已回答假定已回答

利用ALTERA FPGA nios软核配置AD9364发送数据问题?

zhouv11 在 2016-8-2 詢問的問題
最後回覆由zhouv11於2016-8-5提供

我是RF小白,在用FPGA配置AD9364芯片发送数据时遇到了一些问题,希望哪位朋友可以帮我解答一下。

1.我在发送单载波时,将频谱仪span打到2M时可以看到在谱的两边有很多小波形,见图1。

IMG_20160802_181505.jpg

2.发送数据序列时同样在谱的两边产生了很多小的谱,利用实时频谱仪解相点evm值为14点多。见图2。

IMG_20160802_160257.jpg

3.当我重新烧FPGA程序时,理论上频谱仪上应该是一个单载波,但是实际却出现了很多,幅值与单载波差不多,见图3。

IMG_20160802_182440.jpg

ps:我将内部的HB滤波器都屏蔽掉了,ADC和DAC都为16M;在设计硬件时出现失误并没有将DATA_CLK引出来,用CLK_OUT代替的DATA_CLK。CLK_OUT为1/2 DAC;  返回的时钟FB_CLK为32M;TX_SAMPL_CLK为16M;

結果