已回答假定已回答

AD9361下测试TDD模式 RF Tx PLL失锁问题求助

lisely_lai 在 2016-8-28 詢問的問題
最後回覆由lisely_lai於2016-8-30提供

大家好,我现在调试AD9361,手写FPGA程序进行配置,使用AD936x Evaluation Software Version 2.1.1产生初始化脚本。

 

测试情况如下:

 

1) 数字接口验证:

            1.1 )进行了BIST的数字端口测试,产生的内部正弦信号可以由FPGA正常接收,也对比了PRBS信号源,ok;

            1.2 )FPGA内部产生数据,通过Loop Test回环对比,验证了数字接口回来的数据,ok.

2)   发射射频测试:

         2.1)  初始化配置中ENSM为FDD模式,测试了发射信号的频谱特性,初始化查询RF PLL(Tx/Rx) 、BBPLL都Locked,配置进入FDD状态,可以看到正确的信号频谱;

         2.2)   初始化配置中ENSM为TDD模式,初始化后查询发现BBPLL和 RF Rx PLL都是Locked,但是Tx PLL不是Locked,配置状态机进入 TDD Tx,频谱出来的信号频点不对,这个肯定是因为Tx PLL失锁造成。

 

我现在的疑惑是: 通过软件产生了初始化脚本,TDD和FDD的配置上 除了状态机模式设置,其他没有什么不同,为什么产生的TDD脚本会产生Tx PLL Unlocked问题呢? 是不是哪里配置不对?亦或者是ENSM在TDD下 需要重新SPI去配置使得Tx Synthesizer去Locked?

 

请大家帮忙,谢谢了。

結果