已回答假定已回答

AD9364  RX  LVDS电平幅度?

mc516 在 2016-9-2 詢問的問題
最後回覆由xfz於2016-9-8提供

各位大侠?

最近调试AD9364,  官方开发板,FPGA是自己做的SPARTAN 6,LVDS模式,接收数据和时钟都OK,但是示波器测试AD9364 RX LVDS电平单端摆幅只有140-180mv,我的FPGA 开启了片内100欧姆匹配,感觉这个幅度太小了啊,你们的是多少啊?

結果