已回答假定已回答

高速ADC/DAC设计回顾

wonderwall 在 2013-1-11 詢問的問題

摘自:电子系统设计

  着数字信号处理技术的迅速发展以及数字信号处理器件性能的全面提高,实际系统对高速数据转换器的要求也越来越高。例如,在移动通讯基站设计中,高速数据转换器不仅要有很高的转换速度,而且还需要对高频信号具有很小的噪音失真,以免小信号被频率相近的大信号所掩盖。对于数码相机和摄像机等图像采集和显示应用,为减少体积、成本并延长电池使用时间,高速数据转换器的小体积和低功耗也凸现重要。这些都对采用高速A/D、D/A转换器的电子系统设计提出了更多挑战。

  在《电子系统设计》专题论坛中,我们邀请到了两位高速A/D、D/A转换器方面的技术专家担任嘉宾主持,一位是ADI公司副总裁Lewis Counts先生,另一位是美信集成产品公司的业务发展经理何浩然先生。以下是读者就高速A/D、D/A转换器的应用设计提出的问题以及专家的精彩回复。

                   
                      MAXIM业务发展经理何浩然               
Q1:在PCB板上进行高速ADC/DAC的走线和布线时应该特别注意哪些因素?如何使与邻近高速ADC/DAC通道的电磁干扰最小?

 

MAXIM专家:

 

1.通常情况下,带有完整地平面和电源平面的多层板的信号完整性最高。转换器要求高速电路板布局设计技术,包括将裸焊盘连接到完整地平面。
2.使转换器模拟区域的内层地平面保持完整,只有极小空隙。交错排列的过孔采用非常小的孔焊盘径等方法来使过内层空隙最小。另外,使完整的地层在关键元件的下面。
3.详细规划不同的输入和输出信号在层上的布局,包括X层上的所有模拟输入、Y层上的所有数字输出以及Z层上的所有时钟等。然后尽量使每个层都夹在两个完整地平面之间,或者做成微带线。
4.电源层与地层成对放置,以使这些信号的电感最小并使总体噪声最小。如果使用电源走线,则这些走线应足够宽,以使电压降和电感最小。
5.对于GND和VDD(电源连接),建议使用多个焊盘直径为18mil的过孔。
6.所有GND和裸焊盘(EP)都必须与同一地平面连接。有些转换器使用多个过孔将EP与指定地层连接,以获得低电感的地连接。所需的过孔数取决于孔的大小。Maxim公司通常使用5×5 (总共25)个矩阵式排列的直径为13mil的过孔。至少必需12个过孔。
7.ADC四周连接旁路和关键电容的走线宽度应尽可能大,以使阻抗和电感最小。建议走线宽度大于或等于10mil。如果元件不在地平面之上,则接地走线也应尽可能宽。这包括PCB设计中使用的接地热焊盘。
8.如果热焊盘被用来对与GND连接的旁路电容进行布线,则每个电容使用两个热焊盘,并且在每个热焊盘的GND端使用一个过孔,以使电感最小。
9.布线时,应使高速数字信号走线远离敏感的模拟走线、时钟走线等。
10.使所有的信号线尽可能短,并且避免使用90°的拐角。
11.确保差分模拟输入网络具有对称布局,并确保所有的寄生网络完全平衡。
12.通过使用表面贴器件,将所有的旁路电容放置在尽可能靠近器件的位置,最好放在PCB上,与ADC的同一面,以限制电感(在下面的“布局建议”部分有更详细的描述)。
13.某些器件需要独立的模拟和数字电源,以获得最佳性能。
14.在ADC电路和板上可能包含在的任何其它相邻电路之间使用接地“岛”。例如,如果在一个单层板上使用了多个ADC,则在这些ADC相关电路之间使用地平面来隔离它们。

 

另请参阅Maxim公司HSSP部门的Ron Gatzke撰写的文章“A Circuit Board Layout Guide for RFICs”,网址为http://eoem05.unisfair.com/webcast.jsp?id=892。

 

ADI专家:智能分区通常是一个非常关键的因素。使噪声区(数字线)远离敏感的模拟线,特别是在模拟输入上。注意哪些数字线是静态的,或者哪些数字线以极低速率转换,哪些数字线是动态的?与动态数字线相比,静态数字线可以放置在更靠近模拟线的位置。

 

设计一个高速ADC/DAC的主要工作在于使电流集中在局部区域内。模拟地平面只能在模拟元件下面,而数字地平面则只能在数字元件下面。数字电源电流的回流路径(“地”)不得与模拟地电流的路径重叠。

 

CMOS数字输出是主要的EMI源。在每个数字输出中使用一个串联电阻(约100欧姆)可以减少到敏感模拟节点的EMI。在设计中尽可能地使用差分走线也有助于减少EMI。

 

Q2. 3G或者HSDPA基站对于高速ADC/DAC有哪些特殊要求?哪些现有的高速ADC/DAC模块最适合这些应用,特别是TD-SCDMA标准?应该特别注意哪些设计考虑因素?

 

MAXIM专家:这个主题非常之大,几乎可以出一本书专门讨论。我们可以先从一些基本的问题开始探讨。

 

1) 每个发射器或者接收器支持多少个载波?
这取决于整个信号带宽,而信号带宽又取决于ADC和DAC采样率。

 

2) 用户希望进行的过采样为多少?
这取决于采样率要求的细化。

 

3) 对于接收器而言,在ADC之前有多少个RF和IF滤波器?
这取决于对ADC、SNR、SFDR和IMD的动态范围要求。

 

4) 对于接收器而言,理想的IF频率是多少?
这取决于ADC动态性能规范的细化。

 

5) 对于接收器而言,来自PA的输出功率级别为多少?
这取决于DAC的动态范围要求。

 

6) 对于发送器而言,来自PA的输出IF频率为多少?ZIF、低IF还是高IF?
这取决于DAC动态性能的细化以及DAC采样率。

 

这一系列问题应该给出了选择符合TD-SCDMA标准的ADC和DAC的整个过程中应该考虑的因素。对于具体器件的选择,咨询ADC/DAC承包商可以在选择时得到他们的帮助,这一点非常有用。市面上有许多产品,这些承包商应该非常了解哪一款产品最符合某个特定客户的需要。Maxim公司非常注重帮助客户选择产品。例如,MAX19700产品系列是超低功率的混合信号模拟前端(AFE),被设计用于3G手机和数据卡。

 

该器件经过优化后在超低功率下可得到高动态性能,它集成了双接收(Rx)ADC、带基带滤波器的双发送(Tx) DAC、用于辅助RF前端控制的快速定位辅助DAC通道,以及用于辅助操作的辅助ADC。

 

ADI专家:对于主要的信号通道,需要的ADC范围主要为采样率在65至125Msps之间的12-14位转换器。大多数设计属于IF在第二或者第三尼奎斯特区间的IF采样应用,并且SNR和失真特性至关重要。3G蜂窝系统通常配置成在邻近频带上有窄带阻断,这样就使得转换器的无杂散动态范围(SFDR)性能成为达到接收器的总体灵敏度的关键。ADI网站上(www.analog.com)提供的应用说明AN-807和AN-808对实现满足3G基站需求的多载波收发器的要求进行了探讨。

 

在多通道传输设计中,数字预失真对于降低功放的IMD性能需求是极具吸引力的。修正更高级别失真产品要求观察通道包含一个高带宽ADC,许多设计瞄准模拟带宽高于100MHz的应用。此外,ADC的第二和第三尼奎斯特区间SFDR性能极为关键。采样率在125Msps至250Msps之间的12-14位ADC在这种应用的使用中极为普遍。
 
  模拟器件公司(ADI)可以提供宽范围的A/D转换器,适用于主信号通道和DPD反馈环路:

 

AD9233——12位80 / 105 / 125Msps,低功率,IF采样ADC
AD9246——14位80 / 105 / 125Msps,低功率,IF采样ADC
AD9445——14位105 / 125Msps高性能ADC
AD6645——14位80 / 105Msps 14位IF采样ADC
AD9235——12位65Msps ADC
AD9238——双12位65Msps ADC
AD9245——14位80Msps ADC
AD9248——双14位65Msps ADC

 

这些A/D转换器需要差分输入信号以获得最佳性能。推荐使用以下真正的差分A/D驱动器放大器:

 

AD8138——从DC到20MHz的SFDR为85dB
AD8139——从DC到1MHz的SFDR为98dB
AD8352——从DC到200 MHz的SFDR为80dB

 

ADI还可以向基带接收器提供混合信号IF(SOC——电信设备的片上系统解决方案),该接收器由一个模数转换器以及一个最多能够处理6个WCDMA(宽带码分多址)通道的4/6通道多模式数字降频转换器(DDC)组成:

 

AD6652——12位,采样率为65 MSPS的IF到基站分集接收器
AD6654——14位,采样率为92.16 MSPS的4 & 6通道宽带IF到基站分集接收器

 

这些数模转换器最适合用于TDS-CDMA标准:

 

AD9736——14位,1.2GSPS,用于高IF体系结构的单通道DAC异常模拟性能
AD9779——16位,1.0GSPS,包括复杂数字调制器和2个、4个和8个内插件的双DAC,是复杂的IF合成和直接转换的理想选择。
AD9778——14位,1.0 GSPS, 包括复杂数字调制器和2个、4个和8个内插件的双DAC,是复杂的IF合成和直接转换的理想选择。

 

Q3. 要在高速数据转换系统中实现最佳的ADC动态范围,应该考虑无源元件、ADC时钟和数字数据传输的哪些具体要求?

 

MAXIM专家:要实现任何高性能ADC的理想动态范围,用户应遵循器件数据表和所有可用的具体器件的相关应用说明中列出的推荐的布局和元件。

 

例如,Maxim公司网站上的文章AN3491涵盖了MAX12553/4/5的原理图和布局指南,网址为www.maxim-ic.com/appnotes.cfm/appnote_number/3491;而文章AN3558则涵盖了MAX12557 ADC的原理图和布局指南,网址为www.maxim-ic.com/appnotes.cfm/appnote_number/3558。

 

通常情况下,带有完整地平面和电源平面的多层板可以提供最佳器件性能。高性能转换器需要高速电路板布局设计方法。

 

无源元件应该具备良好的RF性能特性,以确保电路能以超出预期频率范围的频率工作。应将ADC时钟、模拟输入和数字传输PC走线当作关键布局中的其它RF连接。在上述引用的每个应用说明中对此有更详细的说明。

 

Q4: 在很多厂商给的数据表中,高速ADC的噪声特性、失真特性与采样率和输入频率之间的关系很不直观,请问如何得到这些信息?

 

MAXIM专家:你所列出的元件参数可以以频率、功率级别和/或电压电平的形式给出。采样率、输入信号频率及其所有谐波这些因素合起来可以确定杂散和互调分量的位置。ADC SNR总体性能包括ADC自身的性能、时钟抖动、PCB布局完整性以及输入频率压摆率等许多因素。Maxim公司的网站上提供了许多帮助用户使用ADC应用的设计说明,网址为www.maxim-ic.com/appnotes10.cfm/ac_pk/13。文章包括AN3062、AN1819、AN1197、AN728、 AN729、AN800以及AN1040等。

 


Q5. 高速ADC数据输出锁存设计中有什么需要注意的地方?如果将输出端口的数据分路输出同时会带来时钟和数据的复杂关系,如何综合考虑这两者的关系?

 

MAXIM专家:用于ADC器件的输出配置有许多,包括标准并联、多路复用并联、串联、多路复用串联等。首选输出配置取决于ADC时钟速率、位深、单个封装中的转换器个数以及总线速度。

 

Maxim公司的网站上提供了许多具有不同输出配置的ADC的数据表。例如,MAX1127包含4个通道,每个通道的采样率为65Msps,并且每个通道有一个串联LVDS输出;MAX1186是一个双通道10b 40Msps ADC,它具有多路复用输出,其中一个通道的数据在时钟的上升沿采样,第二个通道的数据则在时钟的下降沿采样。Maxim公司的网站上还提供了其它的输出配置实例。

 

Q6. 采用16位/24位高速ADC进行设计时,对前端LNA和带通滤波器有哪些具体要求?

 

MAXIM专家:这个问题太泛,所以无法给出一个简明的回答。对LNA和带通滤波器的需求取决于用户的频率计划(RF、LO、IF和ADC时钟频率的结合)、最大和最小有效信号电平和干扰信号电平、灵敏度和阻挡性能等因素。

 

通常,LNA确定接收器NF,滤波器用来传递有效信号并向干扰电平提供衰减电平。这些需求再结合电路增益控制将有助于确定所需的ADC位深。

 

Q7. 对于混合信号设计工程师而言,如何设计高速ADC中的采样/保持电路,以降低时钟馈通效应?比如说,如何设计用于数字电视的200Msps管道ADC?谢谢!

 

MAXIM专家:请问如何设计高速ADC中的采样/保持电路?非常认真:-)

 

严格来讲,这个主题其实是麻省理工学院(MIT)一学期的完整课程,因此不可能简单地在这个论坛中讨论清楚。这种设计有许多限制,包括工艺技术、需要的性能级别(SFDR, IMD, SNR)、可用的电源电压以及需要的输入阻抗等。这些可变因素有很多,并且要求苛刻。

 

ADI专家:这里看到的时钟馈通其实就是使用一个无缓冲ADC所产生的效应。实际上,你可以观察到在内部ADC前端电路或者SHA中采样电容的充放电效应。为压制这些充电尖峰信号,只需将几个低Q值感应器或者铁氧珠与模拟输入的每条引线串联即可。

 

Q8. 在数模混合电路中,如果有隔离电源,应该如何挖沟? 在高速电路中,是否应该将整个ADC器件都以AGND作为参考?

 

MAXIM专家:在混合信号环境中应该使用哪个地?如果系统中存在多个地,则正确解决方案是将所有地全部连接在ADC下面。

 

但实际上,这通常是不可能实现的。地可以与输入电路、数字ASIC、时钟源电源等相连,这些连接往往非常凌乱。

 

可以采用一个折衷方案,即:将ADC只与模拟地相连。这是一个合理的选择方案。

 

一个更好的解决方案就是对所有这些电路都只设计单个地平面。这依赖于模拟和数字电路的严格的布局隔离,不管怎样,这是隔离的平面必需的。单个平面的一大优势在于不再需要挑选出干扰信号的隐藏通道,例如电源连接,它可以将来自数字电路的噪声过渡到模拟电路中。保持一个完整的完整地平面是获得最低系统电平噪声的首选方法。

 

ADI专家:隔离电源平面,仅允许电源平面位于参考平面的ADC上的元件或者管脚之下。对于ADC,通过不止一个电源连接:模拟(AVDD)和数字(DRVDD)。相应地对这些电源平面进行分割,不要让它们重叠。

 

至于地,在某些情况下将地平面分割为模拟部分和数字部分往往比较明智。但是,只有那些经验丰富的设计工程师会使用隔离的模拟和数字地平面。我们建议使用一个地平面。ADC上的模拟和数字地管脚应与该地平面直接相连。如果使电源平面与连接这些层的器件和管脚保持隔离和局部连接,则使用单个地平面不会有任何问题。

 

Q9. 对于高保真音频和视频应用来说,在选择高速ADC/DAC时主要应考虑哪些因素和指标?在设计时又应注意哪些问题呢?

 

MAIXM专家:高品质音视频的要求大不相同。

 

高品质视频的考虑因素是信号带宽,它需要高采样率和宽输入带宽。涉及的规范包括与静态线性度相关的时域规范、DNL/INL以及相位响应。瞬态响应是主要的考虑因素。通常,10位转换器的分辨率就足够了,但是时钟速率至关重要。

 

高品质音频的考虑因素是失真规范。以下是一般的频域规范,如SFDR、SNR和IMD。16位以上最常见,但是时钟速率通过限制在不高于100KHz。视频设计必须提供极高带宽的信号通道以及优异的瞬态响应。滤波器和放大器必须具有极好的瞬态响应。

 

音频设计必须提供非常宽的动态范围,特别是在使用16位以上数据转换器的情况下。滤波器和放大器必须具有极好的动态范围响应。这两种信号域的要求大不相同,适合一种信号域的数据转换器很少适用于另一种信号域。

 

ADI专家:HiFi音频需要专用的音频转换器。在大多数制造商的网站上可以很明确地找到这些转换器。比音频相比,视频需要工作在较高采样率(>10 Msps)的专用转换器。转换器的速率和分辨率取决于视频NTSC,HD或者VGA,XGA的类型。对于您的具体应用,网站上的信息以及产品数据表对选择最适合的转换器非常有帮助。
          
                 ADI公司副总裁Lewis Counts
Q10: ADC与DAC本质上是数学转换:Vo=Vr*n数字量/N满量程,其中Vr是参考电压。对于14位精度AD转换器,如果Vr没有14位精度的话那么AD肯定没有14位,请问这个问题怎么解释?毕竟要做个0.1%以上精度的电压源是不容易的。这个Vr是不是只是要求14位的稳定度就可以了?也就是说,我只是保证100个小时以内Vr不会有0.0001%的偏差。但我不管5个AD器件之间,是不是有0.0001%的偏差(没有人能保证),这个问题在数字通信中不是很重要,因为最后都要转换为0、1数字量,但是对于测量,问题可就大了。

 

MAXIM专家:14位ADC参考电平的选择是至关重要的,但是并非因为ADC的准确度。大多数高速14位ADC都具有增益为百分之几容差的准确度规范。这受ADC中的内部增益的限制。因此,非常准确的参考电平会提高ADC的绝对增益准确度,但是仍然有正负百分之几的准确度容差。

 

更为重要的是参考电平的噪声电平。该参考电平上的任何噪声都将直接调制ADC输出信号。因此,应确保参考电平具有足够低的噪声电压,以确保大信号情况下的ADC信噪比(SNR)较高。内部参考通常非常符合ADC的要求,是一个很好准确的起始点。外部参考也很准确,但要注意噪声规格。

 

ADI专家:14位数据转换器确实具有Vfull scale/(2 E 14)或者Vfs/16,384的精度。精度(PRECISION)亦指分辨率(RESOLUTION),即解析信号中小差别的能力。准确度(ACCURACY)的概念与精度(PRECISION)不同,前者是一个绝对度量值,例如,转换器的1V参考电平与国际标准电压之间的误差。如果你想要的转换器准确度为14位,则需使Vref的准确度控制在标准电压上下Vref/16,384的误差范围内。

 

但是大多数应用不需要达到符合分辨率的绝对准确度。例如,在RF通信系统中,绝对准确度为0.1%即超过了所需的准确度。系统性能受转换器分辨率的限制,而该分辨率是在信号频率下通过有效位数测得的。例如,14位ADC可以达到82dB的纯动态范围(SFDR),而12位转换器最高只能达到71dB的SFDR。

 

如果你的系统使用了5个具有精确满刻度的ADC,那么你应将这5个ADC的所有Vref管脚与一个极佳的参考电平连结。这样,所有这5个转换器的满刻度电压(或准确度)都将随温度变化。

 

Q11. 在ADI推出8位和12位AD转换器之前,我曾经使用过很多AD转换器。通常,我都是有点随意地选择可选放大器,并且对此也没有太注意。但是有一次我设计一个带仅1/4位基准噪音的12位AD转换器时,一个美国的专家告诉我放大器的选择是非常非常重要的。如你所知,运放是嵌入在AD转换器中的。这样,为什么还需要另外一个高性能运放呢?我们为什么不将一个性能更高的运放集成到芯片中呢?我对运放的选择还是不很熟悉,对运放的重要性也认识不足。另外,在选择运放时要哪些考虑因素?

 

ADI专家:其实事实并非完全如此。缓冲的ADC有一个集成的缓冲放大器。但是这些类型的ADC通常都具有高功率。未缓冲的ADC(通常采用CMOS工艺)不包含片上输入缓冲器,因此功率通常较低。
高速ADC通常具备差分输入,并且需要真正的差分驱动器来实现最佳性能。带有单端输出的标准运放不太适用于这些高速ADC。真正的差分放大器(如AD8138和AD8352)是比较好的选择,这些放大器被指定用来驱动差分ADC。在较高频率下(>70 MHz),单端差分变换器可以驱动ADC,并提供比放大器更好的信噪比。较低速率的ADC(<10 Msps)通常具有单端输入,并且由运放驱动。低噪声和低失真的放大器可以实现最佳性能,对这些放大器的选择至关重要。现在市面上已经有大量指定用于驱动12、16或18位转换器的放大器。请参考运放选择指南和数据表,以找到最适合你的应用的运放。

結果