已回答假定已回答

AD9361单端输入时钟XTALN脚电平匹配问题

rabbit_1 在 2017-2-8 詢問的問題
最後回覆由xfz於2017-2-9提供

在AD9361的数据手册上讲:

AD9361运行时使用的参考时钟可由两个不同时钟源提供。

第一个选择是使用一个专门的晶振,其频率在19 MHz和50 MHz

之前,连接于XTALP和XTALN引脚之间。第二个选择是将

一个外部振荡器或时钟分配器件(如AD9548)连接至XTALN

引脚(其中,XTALP引脚保持断开状态)。如果使用外部振

荡器,则频率可在10 MHz和80 MHz之间变化。该参考时钟

用于为频率合成器模块提供电源,这些模块在器件内部生

成所有数据时钟、采样时钟和本振。

     请教一下 AD9548的输出单端时钟电平为1.8V,而AD9361的时钟输入管脚

XTALN引脚(其中,XTALP引脚保持断开状态)。的电平最大值为1.3V,此时如何实现AD9548的时钟输出与AD9361时钟输入的电平如何匹配?

     设计中遇到的问题,一直没有想明白、希望得到您的指导、非常感谢。analogchina-adminezchinatest1122AndyRanalog1

結果