已回答假定已回答

AD9910 PLL倍频问题

shane 在 2013-1-14 詢問的問題
最後回覆由wangmigooo於2013-1-14提供

在输入时钟为1G的情况下,设置了00,01,02,0b,0c,0d寄存器后,能实现DRG扫频,现在需要改成输入时钟换小点,10M或者其他的。
看手册只需对SFR3(02)进行设置,外部时钟我设为83M(想先实现PLL倍频功能,按滤波电路弄的个频率),12倍频倍到996M,SFR3[29:28]设为11,但REFCLK_OUT没输出(PLL使能设为1
了的),不知道是不是只有用晶振时才有输出?SFR[26:24]设为101,选VCO5,SFR[21:29]设为111,SFR[8]使能位设为1,SFR[7:1]倍频数设为0001100,外面滤电路是换ADI官网上那个文件配的,但是当我配好后,PLL锁定引脚为低电平,DDS出来的信号也频也不对,也没有锁定,而且当我把外部时钟关掉后,DDS出来的那没有锁定的信号还在,当不加外部时钟时配寄存器无信号出来,加外部时候后那没有锁定的信号出来后就跟时钟无关
了,不怎么懂这个是为什么……

 

1d3f4118这个是SFR3我配的数

 

请问DX们,用内部PLL是不是还需要配其他寄存器位啊,我看手册上没提到其他什么位,我按照ADI那个评估软件来配寄存器还是一样不行,哪个配过这个,指点下,谢谢了

結果