EmmaChen

杂散问题如何破?这些开发实战问题值得参考!

EmmaChen 在 2017-3-21 建立的討論區
最後回覆由KimuraTakuya於2017-4-25提供

恼人的杂散问题怎么破?杂散来源如何确定?...请参考本帖中列举的相关实战问题!在此版主将整理发布有关杂散的一问一答专题帖,将理论联系到实际应用总结出可行方案!包括AD9914、HMC833...当然鼓励跟帖向大家分享你的实战经验~

 

Q:到底用小数分频好还是整数分频好?

A:

  • 从相噪性能上看,小数分频锁相环可以工作在较高的鉴相频率,分频系数N小,在较小信道间隔的应用中,与整数分频的锁相环相比,可以获得较好的带内相位噪声。这时,小数分频的锁相环是首选。但是如果是单频或者信道间隔很大(>几百kHz)的应用,小数分频的这种低相噪优势并不明显。整数分频的锁相环同样可以达到高鉴相频率,低相噪的目的,甚至会超过小数分频的锁相环。另外也需要考虑由于采用了杂散补偿电路,所以该电路会增加环内的相位噪声。
  • 从杂散性能上看,在较小的信道间隔(<10kHz)上,小数分频锁相环远远好于整数分频锁相环,原因是,较小的鉴相频率条件下,由电荷泵漏电流引起的杂散较大。在较大的信道间隔(>1MHz)上,小数分频的锁相环的杂散性能也会比整数分频的锁相环好。在中等的信道间隔(10kHz,1MHz)上,二者表现出差不多的杂散性能。一个通用的规则是,在200kHz的信道间隔以下,小数分频的杂散性能优于整数分频。小数分频的锁相环需要良好的频率规划,以避开大的杂散出现。所以使用起来,难度较大。整数分频的锁相环就没有这种限制,容易使用。 从锁定时间上来讲,小数分频锁相环通常比整数分频的锁相环快。 小数分频锁相环因为需要额外的杂散补偿,需要更大的功耗。 小数分频锁相环相比整数分频,价格较高。

 

Q:小数分频的锁相环杂散的分布规律是什么?

A:小数分频的锁相环由于应用在工作的鉴相频率较高,所以其参考杂散也会分布到偏离载波很远的位置上,环路滤波器可以进行有效抑制。所以在实际使用中,这种参考杂散可以不予考虑。但是由于反馈中引入了小数,特定的小数部分也会引起相应的杂散。其分布规律如下。设小数部分的分母为DEN:

(1)一阶分数杂散。最大的杂散为分子为1或者DEN-1,其次,第二大杂散为,再次,第三杂散的分子为和…,注意,如果正好为整数,那么分子为和处的杂散为0。

(2)二阶分数杂散。最大杂散分布在分子为2和DEN-2处。

(3)高(K)阶分数杂散。最大杂散分布在分子为(K)和DEN-K处。注:这里FLOOR是去小数取整的意思。阶杂散分布在偏离中心频率处。 

 

Q:关于HMC833整数边界杂散的问题,如下图,数据手册上说的HMC833参考为50MHz输出为5900.8Mhz时的杂散情况。图上频偏频偏为400KHz和800Khz的地方都有杂散。根据数据手册上的理论,我能理解800Khz处的杂散是整数边界杂散,但我没弄懂400Khz处的杂散缘由?

捕获.PNG

A:5900.8MHz是由基频2950.4MHz倍频出来的。所以会有400kHz杂散

 

 

Q:AD9914杂散问题,AD9914芯片使用3.2GHz参考时钟,DDS输出950MHz信号时150MHz,200MHz处有-65dBc左右的杂散,300MHz处有-60dBc的杂散,使用的是Profile调制模式,OSK使能和不使能都试过,还是不能改变杂散,请问这个杂散问题如何解决?有没有AD9914出点频的寄存器配置示例啊?

A:下图是输出696.5MHz的频谱图。通过调节寄存器的值,改变输出频率,看杂谱如何变化!

杂散随主频变化以定位杂散的来源,适当的更改采样时钟的频率并做同样的记录可以更好的定位问题来源。

AD9914spur.JPG

 

Q:数字地是怎样影响模拟地的?

A:有观点认为是高频电流引起的地弹影响了模拟地平面, 如果两种电路共用地电流回流路径. 即使不分割地平面, 合理规划回流路径还是非常重要的。具体解释见附件

結果