已回答假定已回答

AD9371,JESD204B接口问题

LIU_XING 在 2017-4-1 詢問的問題
最後回覆由孤芳不自赏於2017-4-5提供

你好:

       我看AD9371是JESD204B,Subclass 1,需要refclk  但是 参考设计ADRV9371-W-Schematic中ad9528 给FPGA提供了三个差分信号,一对FPGA_REF_CLK,一对FPAG_AUX_CLK,一对FPGA_SYSREF;  FPGA_SYSREF是fpga系统时钟,但是对插板子上没有接在FPGA的全局时钟IO上,另外想问一下FPGA_AUX_CLK是什么作用,收发器用了同一个FPGA_REF_CLK,收发器参考一个GTX bank上,FPGA_AUX_CLK对差分却在另一个GTX bank上,暂时我还没有找到说明!!请问一下,FPGA_AUX_CLK作用???FPGA_SYSREF是否正确连接???

結果