EmmaChen

ADI工程师内部资料——BMS RE测试分享以及isoPower器件抗辐射相关建议

EmmaChen 在 2017-5-19 建立的討論區
最後回覆由Amenda-NanYa於2017-5-26提供

测试平台:BMS从板(三个ADUM5401),来自ePower。

 

测试机构:CVC威凯检测技术有限公司, 中国计量院昌平院区

 

标准:CISPR25 等级3(等同于GB18655 等级3。目前,对于大部分的国内BMS厂商来讲,需要通过的都是此标准)

 

原理图如下:(注,测试中会有改变,详情请参考每项测试中的说明)

123.jpg

现场照片:

321.jpg

CISPR25的RE测试中,需要更换三个天线,每个天线对应垂直和水平的方向设置。下面照片中的天线依次对应的测试频段是30M~245M,300M~1G和1G~2.5G.

1.jpg

2.jpg

3.jpg

在这三个频段中,问题比较严重的是180M(对应芯片的震荡频率)和1.44G(180M的8倍频),由于360M在CISPR25的标准中是不测试的,380M是最靠近360M的测试频点,但已经不是峰值,因此测试中发现没有问题,不是重点关注的整改点。下面的测试结果中主要针对180M和1.44G进行整改。

 

4.jpg

5.jpg

 

 

测试结果:

第一部分:验证辐射机制

1. A板全改(VDD1侧是10uH电感,Viso和GNDiso串联磁珠,gnd和ISOgnd之间两个1nf高压电容串联)

6.jpg

         1.44G超3db

 

2. A板全改+拔掉线束(电池信号的线束)

7.jpg

同结果1 比较,没有明显改善。

 

3. A 板全改+拔掉线束+接口用铜箔包住并接地。

8.jpg

同结果2 比较,改善明显,可见,1.44G 高频主要是通过空间辐射的方式被检测到的,而

不是通过线束辐射出来的。

 

4. A 板全改+6 个330pf 电容(直插电容)

9.jpg

74M 超4db,180M 有12db margin (这个电容对于180M 有很好的抑制,但是客户的板子

上还是要倾向使用两个1nf 的串联)

 

5. A 板全改+6 个330pf 电容(直插)+拔线+接线口用铜箔包住并接地

10.jpg

效果很好

 

6. A 板全改+6 个330pf 电容(直插)+拔线

11.jpg

效果同5。只要拔掉接线,无论是否将板子上接口用铜箔封住,低频的辐射都大有改善。

结论,低频是通过线束传导的。

 

 

第二部分:安规电容的效果

1. A 板全改(VDD1 侧是10uH 电感,Viso 和GNDiso 串联磁珠+两个1nf 安规电容串联后接在

gnd1 和GNDiso 之间)。

12.jpg

180M 有6.5db marigin

60M 超5.8db,45M 超2db

 

2. A 板全改,VDD1 和Viso 之间也加两个串联的1nf 安规电容

 

13.jpg

74M超3~4dB;180M 有10dB margin,margin变大。

 

第三部分:磁珠的作用

1. A板全改+只有客户的安规电容(对称加)

14.jpg

74M超3~4dB;180M 有10dB margin

 

2. A板全改+只有客户的安规电容(对称加)+GNDiso磁珠短路

15.jpg

65.2M有13dB margin;180M处有4.5dB margin。

 

从这个结果可以看出,GNDiso上面串联的磁珠对于180M有大约5db的抑制,但是具体到客户的情况,地上磁珠的加入使得低频噪声变大,最终导致BCI无法通过。这和客户自己的布局布线有关系,但是地磁珠的加入会影响到系统地的完整连接。因此地上的磁珠要根据实际情况来加,电源上的磁珠可以加,没有发现问题。

 

第四部分:三端电容的作用

平台:长城华冠高压板,一颗ADuM5401

测试机构:村田实验室,不是标准暗室,而是近场扫描测试,只看相对值。

 

从测试结果看,三端电容的加入对于180M有3db的改善。

16.jpg

17.jpg

 

ePower最近的测试结果:

措施:VDD1侧电感+磁珠,Viso上面串联磁珠,使用爬电距离大的单个安规电容代替客户的两个串联的电容),两侧增加三端电容作为退耦电容,Vsel加一个对地电容。

 

测试条件:3-cap(100nf)+输入端电感+磁珠+GND1/GNDiso 间2.2nf 安规+VDD1/Viso 间470pf

安规

18.jpg

垂直,180M 峰值10.6db margin,均值5.4db margin

 

19.jpg

垂直,1.46G 峰值 1.8db margin,均值 1.5db margin。

 

这组配置是可以兼顾180M和1.44G的最佳结果,1.44G处的margin不够大。

 

结论:

1. 1.44G的高频主要是通过空间辐射的机制被天线接收到的,而不通过线束;而180M是通过线束辐射出来的。

2. 隔离侧和非隔离的电容对于RE的抑制有明显效果,值得注意的是,在芯片的上下两侧对称地加安规电容效果更佳。安规电容尽量使用一个(但要考虑爬电距离),而不是两个串联,减小引线电感弱化电容特性的影响。

3. 安规电容的容值对于180M和1.44G的抑制不同,容值越大对于180M的抑制越好,但会恶化1.44G,需要在实际测试中调整优化。

4. 电源和地上的磁珠对于RE有抑制作用,但是地上的磁珠有时会影响到BCI这类型的抗扰度的测试,加的时候要慎重,要根据客户实际情况而定。

5. 三端电容对RE有一定抑制作用,在长城华冠的实验中得到验证。

6. VDD1的输入端可以考虑使用电感串联磁珠的方式,电感主要用来滤除前面DC-DC的低频噪声,而磁珠主要用来抑制高频的噪声。

7. 线束的布置也对测试结果有影响,在测试中发现,比较好地固定线束并且很好地控制线束和天线的距离,对测试结果有3~4db的影响。

 

结合上述实验结果和之前应用笔记中抑制辐射超标的结论,提出下面几点:

 

抑制isoPower器件RE超标的建议:

1. 使用三端电容代替0.1uf的退耦电容,或者在增加三端电容。有两个推荐的型号:

TDK CKD61BJB0J103M045BA

Murata NFM21HC104R1A3D 车规

 

2. 磁珠,VDD1和Viso上面串联,磁珠的位置和型号可以参考AN-1349.

http://www.analog.com/media/en/technical-documentation/application-notes/AN-1349.pdf

 

3. 安规电容,两侧电源和两侧地之间对称加,在板子上预留焊接的位置,建议和芯片在同一侧,避免过孔带来的额外的寄生参数。

 

4. 内部的叠层电容,这种低电感的电容对于高频分量的抑制会更好,请参考AN-0971中的方法:

http://www.analog.com/media/en/technical-documentation/application-notes/AN-0971.pdf

文中提到了两种形成叠层电容的方法,可以用下面的这种,在现有的PCB上尽可能大的形成这个电容。

20.jpg

 

5. ADUM5401周围加护栏,这个在an-0971中也提到了。

21.jpg

6. Vsel 到地之间加个旁路电容

結果