已回答假定已回答

AD9129偶发性底噪过高

sk2046 在 2017-5-25 詢問的問題
最後回覆由EmmaChen於2017-5-31提供

你好,我在使用AD9129中发现,AD9129输出会出现偶发性底噪过高,原因不明,出现几率大约1/10,即对AD9129按照芯片手册推荐的初始化序列进行配置后,有几率会出现底噪过高,主信号还是有的。检查电源供电均正常。

使用方式是,AD参考时钟2.8G有ADF4351提供,ADF1351锁定后由FPGA对AD9129进行配置,输出DCO给FPGA,FPGA用此DCO产生DCI提供给AD1929。配置过程连续进行,也就是说,在开始配置AD时,AD还未输出DCO,FPGA也不会给AD提供DCI。这有问题吗?

是否需要这样,配置过程中先配置AD的PLL,然后DCO会有输出,等待FPGA内部PLL输出DCI稳定,再配置AD的DLL。芯片手册上没说配置AD时,是否需要DCI稳定?

結果