已回答假定已回答

AD9364外部闭环星座图不够清晰

appleyee 在 2017-8-30 詢問的問題
最後回覆由EmmaChen於2017-8-31提供

采用FPGA+AD9364的方式,采用FDD模式,采用 LVDS数字接口,LVDS数子接口闭环后FPGA解调的星座图正常如下:

可以看出,每个点清晰,然后,在AD9364的TX端直接闭环到RX端,闭环方式采用一小段屏蔽线缆跳线,得到如下星座图:

采用时钟为0.5ppm的晶振,经过FPGA给SI5324时钟芯片倍频至76MHz,作为ad9364的参考,因此时钟应该是没有问题的。且上述都在同一块板卡上。对于TX和RX的频率均为5860000000Hz。TX时钟链为2211,RX时钟链为2221,如果将收发FIR使能关闭,效果没有改善。采用的都是MGC。收端检测到的信号强度够强了(-55dbm左右,信噪比也有20dB以上)

 

此外,对于上述星座图的绘制,是从FPGA内部抓取LVDS接口上的原始数据,导入matlab计算而出的,因此也不存在解调方面的问题。

 

请问:上述的星座图不清晰有可能是哪些原因导致的?

結果