已回答假定已回答

TDD模式下AD9361的配置

soap 在 2017-9-20 詢問的問題
最後回覆由EmmaChen於2017-9-21提供

关于TDD模式下AD9361的配置,我想请教各位:

 

  1. 如上图所示,若将AD9361数据口配置为DDR+双口+半双工+CMOS,这样RX_DATA(含i,q)速率是否就是DATA_CLK的两倍? 相应的,TX_DATA是FB_CLK速率的两倍?
  2. 假设1正确,在1.4M带宽下,DATA_CLK设为1.92M,内部滤波器组也是按照1.92M设置的,但出来的RX_DATA速率却为3.84M,这样不是冲突了吗?
  3. 以上推论必然有错误,但不知道错在哪里,请大神指导!
  4. 另外文档中提到,双口、全双工、CMOS下,FDD数据口速率为61.44M;双口、半双工、CMOS下,TDD数据口速率为128.88M,为啥会差一倍?

結果