已回答假定已回答

关于AD9629或者AD9268等的使用配置问题。

maksim023 在 2017-11-18 詢問的問題
最後回覆由maksim023於2017-11-21提供

AD9629或者AD9268等的使用配置问题。器件的非SPI功能模式下是不是给定AD时钟就能从AD输出端口读取数据?

我是这样做的:1、FPGA产生50M时钟接至clk+,clk-直接GND;

                          2、FPGA的IO端口控制让CSB引脚拉高,SCLK和SDIO引脚拉低;

                          3、外围电路按照ADI的评估板原理图设计。

我的差分输入VIN+为0.6V,VIN-为0.4V。但为什么器件输出时钟是全1?

結果