EmmaChen

工程师博客分享——连续时间Σ-Δ型ADC的优势

EmmaChen 在 2017-12-7 建立的討論區
最後回覆由孙治国於2017-12-8提供

流水线ADC是奈奎斯特速率离散时间架构,从DC到奈奎斯特频率,其量化噪声是平坦的。对于不需要全部奈奎斯特带宽的应用,可以实施其他ADC架构。带通连续时间Σ-∆(CTΣΔ或CTSD)型ADC使用噪声整形功能,其本质是就将带内量化噪声“推出”或者从目标频带中滤除。相较于离散时间ADC,CTSD不使用开关电容来对输入信号进行采样。

 

CTSD ADC噪声基于调制器内的环路滤波器响应而整形。这导致噪声传递函数在目标窄带内具有低陷的非平坦形状。在此带中,CTSD ADC的工作性能最高,并且SNRFS达到最大。

 

AD6676是一款新型CTSD IF接收器子系统,在20-160MHz可调谐频带上,其噪声频谱密度低至-159dBFS/Hz。

 

图片3.png

图1 – CTSD架构基于环路和抽取滤波器,其对输出噪声进行整形

 

CTSD架构的主要优点之一是能够检测狭窄频带内的信号,因此宽采样频带并不是很重要。相反,狭窄通带内的动态范围将突出为CTSD ADC的性能指标。

 

主要亮点:

  • 过采样提供内在的抗混叠能力,因为谐波落在CTSD带宽之外。失真产物要混叠回通带,其高频分量必须远超Fs/2。
  • CTSD架构使用阻性输入,其比开关电容输入更容易驱动。
  • 对频带特定IF抗混叠滤波器的要求可以显著放宽,原因是内部环路滤波器具有通带优势,从而简化系统架构。

 

一些缺点:

  • 需要超高频时钟以实现有效过采样比(OSR)。例如,OSR为16的100MHz带宽CTSD需要的采样时钟为:Fs = 2*100MHz*16 = 3.2GHz。不过,片内PLL时钟倍频器可以帮助缓解这种挑战。
  • 可编程衰减能防止超范围状况,以免造成反馈环路暂时不稳定。
  • 需要片内数字抽取滤波,以在使用数字后处理的CTSD输出端提供目标窄带。其他特性包括正交下变频和针对可调谐频带的额外可选抽取。

 

 

版主说:

长久以来,∑-∆型ADC就是要求高分辨率与高精度应用的首选架构。这种标准的转换器架构在离散时域内带宽仅限于几兆赫兹(MHz)。但是,连续时间 ∑-∆(CTSD)架构能提供对应离散时域产品的优势,它们不仅具有更宽的带宽、内在抗混叠特性,而且更具易于驱动的输入结构。

 

AD6676是一款高度集成的中频子系统,可数字化高达160 MHz的射频(RF)频段,并且此频段在70 MHz至450 MHz中频(IF)范围内为宽度居中。 与传统奈奎斯特IF采样ADC不同,AD6676依靠具有高过采样率的可调谐带通Σ-Δ型ADC,无需特定频段的IF SAW滤波器和增益级,极大简化宽带无线电接收机架构。欲了解产品详情,请点击:http://www.analog.com/cn/products/rf-microwave/integrated-transceivers-transmitters-receivers/if-rf-receivers/ad6676.html

結果