已回答假定已回答

关于AD9910的数据延迟问题以及匹配延迟的使用

itmy 在 2018-3-27 詢問的問題
最後回覆由EmmaChen於2018-3-28提供

请教关于AD9910的数据延迟(流水线延迟)问题。 数据手册上给了各种调制模式下,到DAC输出的延迟具体数值。请问这个延迟指的是IO_UODATE上拉之后到DDS模拟输出的延迟,还是指的是从各个端口缓冲区到达有效寄存器的时间(这种情况下,各个有效寄存器到dds输出之间是否同步呢)?

第二个问题:

使能匹配延迟的情况下,能否认为振幅、相位、频率同步输出?具体为:配置一个正(余)弦信号,并使用RAM进行相位调制,能否认为二者是同时使能,同时配置的(为具有确定的初相)。

谢谢

結果