已回答假定已回答

高速ADC时间交替采样时钟同步问题

jiangfeng 在 2018-6-25 詢問的問題
最後回覆由ternence於2018-7-6提供

想请问大家:

       我拟采用500Msps以上采样率,JESD204B接口的ADC芯片构建2通道以上的一个多通道高速数据采集系统。为使讨论问题具体,简单,明确。现假设有一系统是4个采样率500Msps的ADC同时采样同一个模拟信号,希望采样后重构此模拟信号。有两个问题请教。1.每个ADC的时钟如何处理比较合适?看论文,主要介绍的是同一个频率时钟500MHz,每个相位差90°。如果这样,采样后数据如何同步,对齐,还原出原来的信号?2.如果每个ADC的时钟同频率,相位差不是90°,是随机的。

結果