已回答假定已回答

AD9163配置后SYNC无拉高

jujuzhang 在 2018-6-29 詢問的問題
最後回覆由ternence於2018-7-6提供

AD9163的配置参数为: DEVICECLK为5G, L =8; M=2, F=1, S= 2 , 插值系数为8,因此经过计算204B的线速率为

3.125G,因此配置FPGA的IP核的refclk =156.25Mhz, coreclk=78.125Mhz,

AD9163的配置流程按照文档的DAC_STARTUP 以及204B_STARTUP,完成配置后,PLL均锁定,最后开始操作0x300

使能建链,后,9163的sync不拉高,读取AD相关寄存器,发现没有受到GCS,没有收到同步数据,0x084配置为0x00,

0x289配置为0x02,0x230配置为0x02,这种配置是不是AD9163的速率也是3.125G??

 

求大神指点。。。谢谢、、

結果