已回答假定已回答

AD9649时钟串入模拟输入端

yuzoo 在 2013-9-26 詢問的問題
最後回覆由ADI_Wei於2013-10-9提供

前端电路设计提供一个-1v~1v的信号,其实是一个小信号(mv级)。

 

在AD采样的模拟输入端,能够看到AD20MHz 的时钟串入AD的模拟输入端。而且p-p有200mv。

 

模拟输入和时钟输入都是lvds标准的。pcb上的布线也是等长的。

 

外围电路都是按照ADC的参考电路设计的。

 

有一个问题是FPGA用的是altera的EP4CE15F17,里面给ADC的时钟标准是LVDS_E_3R,不是LVDS。当时设计的时候没有注意加上电阻网络

 

这个会使ADC时钟串扰到模拟输入端吗?

 

是芯片问题还是FPGA问题?

 

2.PNG

結果