已回答假定已回答

AD2S1210 & EVAL-AD2S1210EDZ应用中遇到的问题

天津土著 在 2013-10-29 詢問的問題
最後回覆由nandin於2015-7-30提供

本人使用EVAL-AD2S1210EDZ 配合 TI的一个评估板进行AD2S1210的调试,使用官方提供的驱动例程,发现只要WR脚拉低,SCLK\SDI\SDO就会呈现如下情况:

 

本来应该是拉高(如果断开WR),SCLK为3.3V, 一旦接通WR,SCLK的波形虽然正确,但是在拉高的时候是0.7V(稳定)左右

 

请问是哪些原因可能造成这个问题

結果