已回答假定已回答

关于阅读<模数转换器时钟优化:测试工程观点>文档时的疑问

mengzhuhao 在 2013-11-11 詢問的問題
最後回覆由adi_susan於2013-11-25提供

<模数转换器时钟优化:测试工程观点>

(1)P.1中提到的公式1与2的疑问

为何文中提到“使用具有350fs抖动的时钟测试14bit ADC,为了避免性能下降,输入信号频率必须低于35MHz”,这里的35MHz是怎么计算得到的?

按照公式2得到的SNR=6.02*14+1.76=86.04;然后按照公式1反推输入频率f得到的是22.685MHz,这里的计算还有那些需要考虑的吗?

(2)在AD9627的P.30中提到输入时钟有一个DCS功能,这个在实际应用中,我应该如何评估外部时钟的jitter最差可以到多少可以满足性能不会变坏太差呢?是不是简单按照<模数转换器时钟优化:测试工程观点>提到的公式就行了呢?

(3)在时钟输入部分使用背靠背的箝位二极管型号的时候应该注意哪些指标会提高系统的性能,有哪些比较好的参考文档呢?

結果