已回答假定已回答

关于SDR中时钟分配问题

xiaoxiong 在 2013-12-10 詢問的問題
最後回覆由ADI_Wei於2013-12-13提供

        前段时间在网上看过一个关于SDR直播研讨会,对目前我们的设计很有帮助。我们的系统也是基于SDR,目前对时钟

分配问题有些疑惑。希望能得到帮助。前端AD,DA,AGC,IQ调制解调和时钟分配器都是采用AD的芯片。如下图:

        (1)电路板双收双发2*2mimo,有2路AD和2路DA,采样率分别是92M和480M左右,我们用的AD9516-3时钟分配器,

频率是可以支持的,不知一块AD9516-3芯片具体输出频率数量支持否。

        (2)下图中有2路IQ调制和2路IQ解调,其本振信号由ADF4351提供。一路调制和一路解调的2路本振由一块ADF4351

提供,且2路本振频率不相同,不知ADF4351可输出2路不同频率否?

        (3)ADF4351的参考时钟也由AD9516-3提供。不知AD9516-3输出频率可作为PLL的参考时钟否?AD9516-3输出

的频率是数字的还是模拟的?其总共可输出多少频率分量。

        非常希望能尽快得到AD公司的回复和解答,非常感谢。

結果