已回答假定已回答

AD9914在DRG模式下的内部时钟干扰问题

cdwangls 在 2013-12-13 詢問的問題
最後回覆由ADI_Eva於2013-12-23提供

问题如下:

AD9914外部输入时钟信号3480MHz,使用DRG非驻留模式输出脉冲线性调频信号,信号起始频率1270M,终止频率1370M,外部输入脉冲控制信号,脉冲重复频率为4k,6k,7k,8k。

当脉冲频率为4k和8k时,DDS输出信号频谱正常,调制信号谱线间隔为4k和8k;

当脉冲频率为6k和7k时,DDS输出信号频谱异常:当外部输入为6k脉冲时,正常情况下DDS输出频谱谱线间隔应为6k,但实际间隔为2k,即在6k的谱线间存在2k的杂散信号;7k脉冲时情况类似;

 

分析原因:

由AD9914手册,DRG时钟频率为1/24FSCLK,即3480M/24=145MHz,该145MHz频率与脉冲重复频率(4k,6k,7k,8k)产生了高阶交调产物,形成杂散:

GCD(145M;4k)=4k

GCD(145M;6k)=2k

GCD(145M;7k)=1k

GCD(145M;8k)=8k

如上述计算,在4k,6k,7k,8k的脉冲下分别形成了4k,2k,1k,8k的交调成分,由于4k,8k的交调即为4k,8k,因此观察不到杂散,而6k,7k的交调肠胃为2k和1k,则在频谱上形成了2k和1k的杂散。

 

希望得到的解决措施:

由于我们的各信号频率都不能改变,因此解决方案在于如何降低1/24DRG时钟频率(145M)的泄漏,从而降低杂散。由于AD9914手册对该时钟频率描述较少,请问有何方法可以从硬件或者软件的方式降低DRG时钟频率的泄漏?

結果