HUA

我心中的ADI年度贺岁片——CCD信号处理器AD9949助我完成毕业设计

HUA 在 2014-1-12 建立的討論區

    AD9949是一款CCD信号处理芯片,是的,我的毕业设计是完成图像采集。为角膜地形图仪的图像采集部分做知识储备。该设备主要应用于医院,采集人眼的表面形貌信息,为近视眼患者配置一种硬性隐形眼镜。图像采集,当然也包括视频了,用到的主流传感器是,CMOS图像传感器和CCD图像传感器。相对了CMOS图像传感器来说,CCD有着它先天的优势,比如,高像素、高灵敏度、低暗电流等特点,适合于对图像质量要求比较高的一些应用场合。CCD输出的信号是模拟信号,需要通过ADC把模拟信号转换为计算机能识别的数字信号。通过对AD9949数据手册的学习,了解到AD9949是一款适合于CCD信号处理的高集成芯片,由AFE和Timing Core组成。AFE包含一个高速12位的pipeline架构的ADC,能满足24.54M的pixel频率采样要求,实际转换能力值得期待。芯片为什么不使用外部参考电压,又为什么会用两个参考电压(我测REFB和REFT电压,和手册上的电压有一定偏差)。
    学习应用过程中的小故事,首先,我想说说它的寄存器访问接口,它采用一个三线串行接口,分别是SDATA:地址和数据传输线,SCK:串行线时钟,SL:部分寄存器加载信号线。它的时序设计比较简单,只要按照数据手册上的时序要求,编写单个寄存器写操作和连续寄存器写操作都是比较轻松的。其次,该芯片的Timing Core,它为芯片自身提供内部采样信号SHD、SHP,这两个信号的起始位置关系到CDS的输出,另外两个时钟是 CLPOB、PBLK;同时它还为CCD提供行驱动时序H1、H2和复位RG,H1、H2我采用的是默认设置值,RG我把下降沿延长了三个Tcli/48时钟,CCD输出信号,如图1所示,复位后参考电平上存在比较明显的复位噪声,信号电平不是很平滑。这里要特别注意的是三个时钟信号的驱动电流要设置为非0值,因为寄存器默认值是0,表示是关闭的,即无输出电压。CCD的H1、H2和RG等效为容性负载,驱动电流应该适量大点,具体多少我也不是很清楚,若驱动电流比较小,用示波器看其输出是变形的(三角波);再次,AD9949内部H-Counter复位延时,数据手册上说,H-Counter复位发生在HD下降沿后第7个时钟沿,这样会导致H1、H2在行消隐期间变为固定电平也延时7个时钟,而CPLD提供的时序是依靠HD下降沿来同步的,可基本忽略其延时,这会导致场驱动时序垂直移位的同时,行驱动时序仍在水平移位,在CPLD中对场驱动时序做相应的延时设计可以解决;最后,CLPOB和PBLK信号调试,由于这两个信号在我的应用中是用于AD9949内部的,对于其调试,我是分别把他们从CLP/BLK(pin39)使能输出,再观察其波形,把他们调试成适合我的CCD的像素分布。先谈到这里吧!感谢ADI的adi_angela等工程师对我的问题做的详细答。

IMG_20140108_125240.jpg图1:CCD输出信号 ,从左至右分别是复位信号、参考信号和有效信号

結果