已回答假定已回答

AD9959 ASK问题

Qijun 在 2014-2-14 詢問的問題
最後回覆由ADI_Wei於2014-4-27提供

ADI专家你好,我想咨询一个关于AD9959问题。问题如下:

我使用的是AD9959的评估板,想利用P0-P3对各个通道做two-level的ASK调制,Profile脚每个周期的输入如下图每个脉冲持续100ns,两个脉冲间隔100ns。我开启了Pipeline Delay和Auto Clear Phase,Syn-Clk为125MHz,输入时钟为晶振输入。按设计,输出的两个脉冲信号之间的延迟固定,但实际上信号之间的延时偶尔会出现一个Syn-clk周期的跳动。我想问问,这个跳动问题有什么方法解决吗?谢谢

 

 

PS:

ADI_Wei你好,前一段由于个人关系及仪器短缺无法抓取信号,先已抓取,请帮忙解答。

附件中intern_0为不同源获同源但时钟抖动较大时抓取的信号;intern_1为同源时无抖动抓取的信号。

profile脚的输入触发信号由Tektronix AFG3102产生。

intern_0.JPG

intern_0

intern_1.JPG

intern_1

附件

結果