已回答假定已回答

AD9914输出不稳定

qingniao 在 2014-3-3 詢問的問題
最後回覆由ADI_Wei於2014-9-9提供

我现在使用CPLD配置ad9914,采用并口模式,输入参考时钟为3.2G,直接作为系统时钟,不用内部锁相环,输出三百多兆的点频连续波,cpld的配置时钟为100M,现在的问题是上电后,输出正常,但是掉电后重新上电或者复位之后,有时会出现没有输出或幅值很小、输出频率不对或者输出频率正确但杂散很大,下面文档为配置时序图,不知我的配置是否正确

 

这里还有两点不明白的地方:

1 数据手册中说:AD9914可以在SYNC_CLK引脚上产生一个1/24 DAC采样速率的时钟信号(并行数据端口采样速率)SYNC_CLK作为并行端口的数据时钟使用

这里采样时钟是指的IO_UPDATE更新之后,并行I/O端口缓冲器中写入的数据传输到有效寄存器时的时钟吗?

2  DAC校准如何配置? 配置需要将DAC校准打开(0F ---01)之后保持足够的时间保证校准完成之后在关闭吗


結果