已回答假定已回答

请教一下AD9122的LVDS接口

liu_huan_xy@163.com 在 2014-3-24 詢問的問題
最後回覆由liu_huan_xy@163.com於2014-3-29提供

您好 :

        我想用FPGA外挂AD9122输出波形,现在有2个问题想要请教。

 

1. 我看AD9122的datasheet里面电气特性部分,对于LVDS接口的约束为

 

    Input Voltage Range, VIA or VIB,                    825(min)                          1675(max)

    Input Differential Threshold, VIDTH                  -100(min)                         +100(max)

   

   我想问下,Input Voltage Range是指FPGA输出的差分LVDS的P端和N端的电压吗?

   如果是的话,那么Input Differential Threshold是指P-N和N-P的压差?这是指P-N和N-P

   的压差至少要大于100mV才能被识别为1和0吗?

 

2. 我是采用字模式的数据传输,即16-bits的数据线都要使用,那么这个时候不需要Frame来指示哪个数据是给I DAC,哪个数据是给Q DAC的

    那么这种模式下是否就不需要fram信号了?FPGA该怎么控制frame状态呢?其高电平还是低电平对AD9122没有影响了?

 

 

 

如果您有时间帮我解答的话,不甚感激。

附件

結果