ADIForum

ADI设计峰会讲义分享——实现更高信号处理性能的高级技术

ADIForum 員工 在 2014-5-8 建立的討論區
最後回覆由舒行科於2017-3-23提供

ADI首届设计峰会吸引了全国专业工程师的热烈关注和参与,相关主题技术研讨与交流获得了工程师的积极反响。小编经过努力,拿到其中部分的演讲PPT资料,将在论坛中以图文形式与大家分享,并提供完整的PDF资料下载。希望大家喜欢哦!

 

讲义涉及以下主题内

001.jpg

五种类型的频率合成

002.jpg

什么是时钟? 常用频率是多少?

003.jpg

锁相环(PLL)基本模型

004.jpg

鉴频鉴相器(PFD) 驱动电荷泵(CP)

005.jpg

数字PLL框图 —— 分频器

006.jpg

PLL中输入参考分频器 和预分频器

007.jpg

整数N分频与 小数N分频频率合成器的比较

008.jpg

全数字PLL详细框图 (图中所示为AD9557)



009.jpg

PLL主要技术参数

10.jpg

PLL的常见用途

11.jpg

频率变换示例:

12.jpg


抖动清除

13.jpg

切换和保持

14.jpg

切换、同步和保持


15.jpg

锁相环(PLL)的 时钟应用


AD9516系列1.5 -3.0 GHz、8/5通道时钟分配IC

16.jpg

应用 – 无线收发器卡

17.jpg

应用 – 线路卡

18.jpg

SyncE / IEEE1588 混合 (含支持纯IEEE1588的连接)

19.jpg

DDS用于时钟产生

利用DDS产生时钟

20.jpg

灵活的DDS系统

21.jpg

信号流经DDS架构

22.jpg

AD9858 1GSPS DDS, 集成鉴相器和乘法器

60.jpg

使用AD9858实现 DDS单环路上变频

24.jpg

DDS与PLL

25.jpg

混合配置

26.jpg

数据转换器时钟的问题

 

相对于ADC输入测量 有效孔径延迟时间

27.jpg

抖动 – ADC中的SHA引入的常见噪声源

28.jpg

时钟抖动随模拟信号增大而限制信噪比

29.jpg

逻辑门/驱动器的加性RMS抖动

30.jpg

根据架构与性能分类

31.jpg

电压控制振荡器

35.jpg

电压控制振荡器 ADF5508

37.jpg

系统时钟分配示例

38.jpg

AD9512 1.2GHz时钟分配IC

40.jpg

ADI公司的完整时钟产品组合

41.jpg

内容回顾

42.jpg

結果