已回答假定已回答

AD9826求助!!

zfz0122 在 2014-5-12 詢問的問題
最後回覆由highlee於2017-4-1提供

这个片子弄了一个多月了。采样信号一直杂乱。。驱动电路是严格按照原理图上来的(0.1uF的电容用的220nF代替了)。。

最大SCLK频率最小值为10MHz,指的是Fsclk应该小于等于10MHz么、、(我程序里用的10MHz)

(SCLK改为0.5M=ADCCLK=CDSCLK1/2

电容也用了0.1uF的。。对地采样还是波形杂乱的)

 

sclk.png

下面是的寄存器的配置。

1通道的CDS模式(其余俩通道接地)。。


SIGNAL Regis_numb : STD_LOGIC_VECTOR(3 DOWNTO 0);

CONSTANT config      : STD_LOGIC_VECTOR := "011111000";--1channel CDS

CONSTANT MUXConfig   : STD_LOGIC_VECTOR := "011000000";

CONSTANT RedPGA      : STD_LOGIC_VECTOR := "000000000";

CONSTANT GreenPGA    : STD_LOGIC_VECTOR := "000000000";

CONSTANT BluePGA     : STD_LOGIC_VECTOR := "000000000";

CONSTANT RedOffset   : STD_LOGIC_VECTOR := "000000000";

CONSTANT GreenOffset : STD_LOGIC_VECTOR := "000000000";

CONSTANT BlueOffset  : STD_LOGIC_VECTOR := "000000000";

时序仿真图

寄存器配置1.png

寄存器配置2.png

时序仿真.png

结果图(任选的两个输出IO口测试的)

转换图.jpg

 

我找过你们公司的技术支持。没能帮我解决问题,也没给我9826相关例程。本来想换芯片的。但是想到弄了这么久,而且别人文献里都弄出来了,我不想这么轻易放弃,想知道原因。希望得到贵公司的帮助。谢谢。。

結果