ADIForum

ADI设计峰会讲义分享——高速数据连接:不仅仅是硬件

ADIForum 員工 在 2014-6-19 建立的討論區
最後回覆由HappyDS於2017-3-17提供

ADI首届设计峰会吸引了全国专业工程师的热烈关注和参与,相关主题技术研讨与交流获得了工程师的积极反响。小编经过努力,拿到其中部分的演讲PPT资料,将在论坛中以图文形式与大家分享,并提供完整的PDF资料下载。希望大家喜欢哦!

 

本讲义涉及以下主题内容

  • 高速转换器接口方式和标准
  • 详细讨论JESD204B转换器FPGA串行接口
  • FPGA转换器系统设计支持产品
    • 评估板和参考设计板
    • 软件和器件驱动器
    • HDL接口模块
    • 在线技术支持和文档

 

从微控制器到FPGA再到ASIC:权衡

QQ截图20140619162107.png

 

ADC输出配置

QQ截图20140619162133.png

 

接口方式和标准:

     控制与数据

QQ截图20140619162208.png

 

为什么需要高速转换器转到FPGA串行接口?

QQ截图20140619162400.png

QQ截图20140619162454.png

什么是JESD204?

QQ截图20140619162516.png

 

什么是JEDEC标准204 (JESD204)?

QQ截图20140619162538.png

QQ截图20140619162554.png

QQ截图20140619162605.png

 

JESD204x标准的主要方面

QQ截图20140619163031.png

JESD204A系统中的关键信号

QQ截图20140619163326.png

QQ截图20140619163105.png

 

JESD204x中的确定性延迟

  • 当从JESD204x接收器输入端到JESD204x接收器输出端的时间始终为相同时钟周期时,则延迟具有确定性。
  • 在并行实现中,确定性延迟很简单—时钟随数据传输
  • 在串行实现中,存在多个时钟域,结果可能造成不确定性
  • JESD204和JESD204A并未针对如何确定延迟的确定性进行规定
  • JESD204B通过规定三个器件子类,试图解决这一问题:
    • 器件子类0—不支持确定性延迟
    • 器件子类1—利用SYSREF(500 MSPS以上)实现确定性延迟
    • 器件子类2—利用SYNC(最高500 MSPS)实现确定性延迟

LVDS与CML

QQ截图20140619163616.png

高速数据连接:总结

QQ截图20140619163758.png

 

FPGA转换器系统 设计支持产品

QQ截图20140619164024.png

 

评估板和参考设计板

QQ截图20140619165242.png

 

原生FMC接口卡

QQ截图20140619163904.png

AD-FMCJESDADC1-EBZ

QQ截图20140619164511.png

配合ADI转换器使用FPGA评估板

QQ截图20140619164524.png

 

FMC-ADC内插器

QQ截图20140619164556.png

 

AD-DAC-FMC-ADP

QQ截图20140619164621.png

 

系统演示平台(SDP)内插器

QQ截图20140619164639.png

精密ADC Pmod示例

QQ截图20140619165203.png

HDL接口模块

QQ截图20140619165230.png

 

FPGA项目

  • ADI提供HDL参考设计
    • 原生FMC转换器卡
    • FMC内插器—转换器评估板组合
    • Pmod
    • SDP或参考电路®型卡
  • 每个参考设计的构成:
    • 完整的FPGA设计项目
      • 包括针对各种组件的HDL和Verilog IP内核
    • 放在Wiki上文档
    • No-OS器件驱动器、设置和测试代码
    • Linux器件驱动器(若适用)
  • 全部信息均来自ADI Wiki

 

HDL IP接口内核

QQ截图20140619165623.png

HDL模块示例:HDMI Tx/Rx和SPDIF

QQ截图20140619165640.png

 

HDL模块:AD-FMCJESDADC1-EBZ

QQ截图20140619165658.png

 

3.25 Gbps下的FR4通道损耗影响

QQ截图20140619165717.png

 

统计眼图(均衡后2D)

QQ截图20140619165732.png

JESD204B高速ADC演示

QQ截图20140619170341.png

 

软件和器件驱动器

QQ截图20140619170408.png

 

Linux内核基础

QQ截图20140619170430.png

 

Linux支持Xilinx FPGA软件和硬件内核

QQ截图20140619170444.png

 

Linux驱动器模型基础

QQ截图20140619170457.png

QQ截图20140619170505.png

 

IIO—一种转换器专用新型内核子系统

QQ截图20140619171531.png

IIO子系统概览

QQ截图20140619171554.png

AXI ADC Linux驱动器

QQ截图20140619171606.png

 

IIO器件

QQ截图20140619171636.png

 

器件驱动器示例:VGA/PGA增益控制

QQ截图20140619171656.png

 

AD9517-1多输出时钟发生器/分布控制

QQ截图20140619171714.png

 

JESD204B接收器接口Linux器件驱动器

QQ截图20140619171733.png

 

ADI 2D统计眼图扫描 ZYNQ ZC706为应用提供内生支持

QQ截图20140619173013.png

 

向VisualAnalog输出数据

QQ截图20140619173100.png

 

在线技术 支持和文档

 

ADI Wiki

QQ截图20140619172652.png

FPGA参考设计支持社区

QQ截图20140619172715.png

LINUX和微控制器器件驱动器支持社区

QQ截图20140619172730.png

本研讨会涉及的设计资源

QQ截图20140619172753.png

本研讨会涉及的产品选型表

QQ截图20140619172809.png

結果