已回答假定已回答

关于ad9910的DRG扫频模式疑问?

gatewzl 在 2015-3-19 詢問的問題
最後回覆由yiming.zhao@analog.com於2015-4-7提供

你好,

最近在使用adi公司的dds芯片ad9910DRG扫频模式时有点疑问,请指教,非常感谢了。

 

设置参数如下: 使用外部25m的时钟,内部倍频40倍,故系统的内部时钟为1000Mhz,设置为DRG的扫频模式工作,起始频率设为100m,截止频率设为200mPOSITIVE STEP SIZE设为10mpositive (+Δ t) slope step intervals设为4ns(最小值,想实现快速扫频)

aa.png

 

请问这个positive (+Δ t) slope step intervals(此变量在0x0d寄存器的Digital  ramp positive slope rate部分设置)是什么意思呢?

如果按照上述参数开始扫频,是先输出100m100m信号持续4ns,再输出110m吗,100m的周期为10ns,如果这样的话100m信号不能输出一个完整的周期就开始输出110m信号了,是这样吗?

是不是需要将positive (+Δ t) slope step intervals参数至少设为10ns,才能保证上述扫频信号100m110m120 m…..200M,共11点的频率均输出1个周期以上时间的信号?

結果